교육센터
Education Center

Agentic AI를 활용해 사양서 품질을 높이고, RTL 생성을

자동화하며, 검증을 간소화할 수 있다면 어떨까요?

안녕하세요? (주)모던하이테크 입니다.

이번 Agnisys의 웨비나에서는 칩 개발 과정의 지능화와 자동화를 지원하는

에이전틱 AI 솔루션, IDS-AI™를 소개합니다.

이번 웨비나는 인도, 일본, 한국, 중국 지역의 참가자를 대상으로 진행됩니다.

웨비나에서는 IDS-AI™가 엔지니어링 팀의 다음과 같은 업무를 어떻게 지원하는지 살펴봅니다.

• 입력된 사양서에서 설계 의도를 파악하고 구조화

• 누락된 정보, 일관되지 않은 내용, 모호한 표현을 식별하여 사양서 품질 개선

• RTL 생성 및 검증 과정의 주요 작업 자동화

• 정형 검증(Formal Verification)을 위한 SystemVerilog 어서션(SVA) 생성

• 설계 분석, 문제 식별 및 디버깅 간소화

• 사양서 기반 IP/SoC 개발을 위한 견고한 기반 마련
  

IDS-AI™ 에이전트 생태계를 만나보세요

이번 세션은 IDS-AI™ 웨비나 시리즈의 첫 번째 시간입니다.

이번 입문 세션에 이어, 다음 주제를 다루는 여섯 차례의 개별 웨비나가 진행될

예정입니다.

1. 골든 사양서 작성: 사양서 점검 에이전트(Spec Check Agent)

2. 비정형 사양서를 정형 사양서로 변환: 추출 에이전트(Extract Agent)

3. 검증 계획 수립, 커버리지 및 테스트벤치 생성: 검증 에이전트(Verification Agent)

4. 사양서에서 어서션 생성: SV 어서션 에이전트(SV Assertion Agent)

5. 사양서에서 RTL 생성: 통합 및 RTL 생성 에이전트(Integration and RTL Generator Agent)

6. 사양서 요약 및 디버깅: 요약/디버깅 에이전트(Summary/Debug Agent)
   
   

각 세션에서는 에이전트별 기능과 실제 활용 방법을 소개하고, 칩 설계 과정에서

발생하는 구체적인 과제를 어떻게 해결하는지 살펴봅니다.

에이전틱 AI를 통해 설계 품질을 높이고, 엔지니어링 업무 흐름을 간소화하며,

더욱 효율적인 IP/SoC 개발을 실현하는 방법을 확인해 보세요.